[혼자 공부하는 컴퓨터 구조+운영체제]05. CPU 성능 향상 기법

빠른 CPU를 위한 설계 기법

1. 컴퓨터 부품들은 '클럭 신호'에 맞춰 일사분란하게 움직인다.

2. CPU는 '명령어 사이클'이라는 정해진 흐름에 맞춰 명령어들을 실행한다.

→ 클럭 신호가 빠르게 반복되면 CPU를 비롯한 컴퓨터 부품들은 그만큼 빠른 박자에 맞춰 움직이게 됨

클럭 속도: 헤르츠(Hz) 단위로 측정됨. 헤르츠(Hz)는 1초에 클럭이 반복되는 횟수로

즉, 클럭이 '똑-딱1'하고 1초에 한 번 반복되면 1Hz이고, 클럭이 1초에 100번 반복되면 100Hz임

 

하지만, 클럭 속도를 필요 이상으로 높이면 발열이 심각해지는 문제 존재함

 

클럭 속도 늘리는 방법 외에 CPU 성능을 높일 수 있는 방법

1. 코어 수 늘리는 방법

코어(Core): CPU 내에서 명령어를 실행하는 부품으로 여러 개 있을 수 있음
전통적으로 '명령어를 실행하는 부품'은 원칙적으로 하나만 존재하지만, 오늘날 CPU에는 '명령어를 실행하는 부품'이 여러 개 존재함

코어(출처: https://www.youtube.com/watch?v=kFWP6sFKyp0&t=12360s)

 

멀티코어 프로세서: 여러 개의 코어를 포함하고 있는 CPU

코어 수	프로세서 명칭
1	싱글코어(single-core)
2	듀얼코어(dual-core)
3	트리플코어(triple-core)
4	쿼드코어(quad-core)
6	헥사코어(hexa-core)
8	옥타코어(octa-core)
10	데카코어(deca-core)
12	도데카코어(dodeca-core)

 

﹡ 반드시 코어 수에 비례해 연산 속도가 증가하지는 않음! 명령어들을 각각의 코어에게 적절하게 분배하느냐에 따라 연산 속도가 달라짐

→ 소프트웨어가 병렬 처리를 지원하지 않거나 동기화 오버헤드, 메모리 병목 현상 등이 존재하면 코어 개수 비례만큼 성능 늘어나지 않음(암달의 법칙)

 

2. 스레드 수 늘리는 방법

스레드에는 하드웨어적 스레드와 소프트웨어적 스레드가 존재함

 

1) 하드웨어 스레드: 하나의 코어가 동시에 처리하는 명령어 단위

코어와 스레드(출처: https://www.youtube.com/watch?v=kFWP6sFKyp0&t=12360s)

 

• 멀티 스레드 프로세서, 멀티스레드 CPU: 하나의 코어가 여러 개의 명령어를 동시에 처리할 수 있는 프로세서
• 멀티스레드 프로세서를 실제로 설계하는 일은 매우 복잡하지만, 가장 큰 핵심은 레지스터임
• 하나의 명령어를 실행하기 위해 꼭 필요한 레지스터들을 편의상 '레지스터 세트'라고 표기

레지스터 세트(출처: https://www.youtube.com/watch?v=kFWP6sFKyp0&t=12360s)

• 하드웨어 스레드는 메모리 입장에서 몇 코어 몇 스레드인지 알지는 못하고 실행되고 있는 작업 흐름을 통해 파악해 논리 프로세서라고도 부름
• 하이퍼스레딩(Hyper-Threading): 하나의 물리적 코어를 운영체제가 두 개의 논리적 코어(로지컬 프로세서)로 인식하도록 하여 자원 효율을 높이는 기술

 

2) 소프트웨어 스레드: 하나의 프로그램에서 독립적으로 실행되는 단위

소프트웨어 스레드(출처: https://www.youtube.com/watch?v=kFWP6sFKyp0&t=12360s)

 

• 1코어 1스레드 CPU도 여러 소프트웨어적 스레드를 만들 수 있음!

---

명령어 병렬 처리 기법

명령어가 처리되는 과정을 비슷한 시간 간격으로 나누면, 다음과 같이 나눌 수 있음

1. 명령어 인출

2. 명령어 해석

3. 명령어 실행

4. 결과 저장

 

명령어 파이프라인

동시에 여러 개의 명령어를 겹쳐 실행하는 기법

즉, 같은 단계(명령어를 처리하는)가 겹치지만 않는다면 CPU는 '각 단계를 동시에 실행할 수 있음'

명령어 파이프라인(출처: https://www.youtube.com/watch?v=kFWP6sFKyp0&t=12360s)

 

명령어 파이프라인을 사용하지 않는다면, 명령어 처리 시간이 길어짐

 

파이프라인 위험

명령어 파이프라인이 성능 향상에 실패하는 경우

 

1. 데이터 위험: 명령어 간의 의존성에 의해 야기됨

• 모든 명령어를 동시에 처리할 수 없음
• 이전 명령어를 끝까지 실행해야만 비로소 실행할 수 있는 경우

데이터 위험

 

2. 제어 위험: 프로그램 카운터의 갑작스러운 변화

• 명령어는 일반적으로 순차적으로 겹쳐서 실행함
• 갑작스러운 변화가 이루어질 경우, 동시에 실행하고 있던 순차적인 다음 명령어들 무효화됨

제어 위험

 

3. 구조 위험: 서로 다른 명렁어가 같은 CPU 부품(ALU, 레지스터)를 쓰려고 할 때

 

슈퍼스칼라

CPU 내부에 여러 개의 명령어 파이프라인을 포함한 구조

• 오늘날의 멀티스레드 프로세서

슈퍼 스칼라(출처: https://www.youtube.com/watch?v=kFWP6sFKyp0&t=12360s)

• 이론적으로는 파이프라인 개수에 비례해서 처리 속도 증가하지만, 파이프라인 위험도의 증가로 인해 파이프라인 개수에 비례해 처리 속도가 증가하지 않음

비순차적 명령어 처리

파이프라인 중단을 방지하기 위해 명령어를 순차적으로 처리하지 않는 기법

 

위 방식들은 모두 순차적으로 명령어를 처리하는 방식임. 아래 그림에 있는 명령어들은 파이프라인을 이상적으로 처리할 수 없음

명령어를 순차적으로 처리할 경우 예시

여기서, 3번 명령어를 마지막으로 옮기면 프로그램 전체 결과에는 변화 X

의존성이 없는 명령어 순서 바꾸기

즉, 의존성이 없는 경우에만 명령어 순서를 바꿔서 실행해도 전체 프로그램 실행 흐름에 영향이 없음

---

명령어 집합 구조, CISC & RISC

명령어 집합(구조, ISA): CPU가 이해할 수 있는 명령어들의 모음, 즉 CPU의 언어인 셈

ex) 인텔 CPU 컴퓨터에서 만든 실행 파일을 그대로 아이폰에 옮겨 특별한 설정 없이 바로 실행하면 실행 안 됨

• 명령어가 달라지면, 명령어 해석 방식, 레지스터의 종류와 개수, 파이프라이닝의 용이성 등 많은 것들이 달라짐
• 하드웨어가 소프트웨어를 어떻게 이해할지에 대한 약속

CISC(Complex Instruction Set Computer)

복잡한 명령어 집합을 활용하는 컴퓨터(CPU)

• x86, x86-64는 CISC 기반 명령어 집합 구조임
  • 현대의 고성능 x86 프로세서들은 은 외부적으로 CISC 명령어를 입력받지만, 내부적으로는 이를 RISC 형태의 단순한 명령어(u-op)로 쪼개어 파이프라인에서 실행하는 하이브리드 방식 주로 사용함
• 명령어의 형태와 크기가 다양한 가변 길이 명령어를 활용
• 다양하고 강력한 명령어를 활용
• 메모리 최대한 아끼며 개발 가능
• 상대적으로 적은 수의 명령어로도 프로그램 실행 가능
• 명령어 파이프라이닝이 불리하다는 단점 존재
  • 명령어가 워낙 복잡하고 다양한 기능을 제공하는 탓에 명령어의 크기와 실행되기까지의 시간이 일정하지 않음
  • 복잡한 명령어 때문에 명령어 하나를 실행하는 데에 여러 클럭 주기 필요
• 또한, 자주 쓰는 명령어만 계속 쓰게 되어 대다수의 복잡한 명령어는 사용 빈도가 낮음

RISC(Reduced Instruction Set Computer)

명령어의 종류가 적고, 짧은 규격화된 명령어 사용

• 명령어 파이프라이닝에 유리함
• 메모리 접근 최소화(load, store), 레지스터 십분 활용
  • 레지스터의 개수가 많으며, 연산은 오직 레지스터 간에만 수행하고 메모리 접근은 LOAD와 STORE 명령어로만 제한하는 Load-Store 구조 사용함
• 명령어 종류가 CISC보다 적기 때문에, 더 많은 명령어로 프로그램 동작시킴
  • ex) CISC는 한 줄로 동작시킬 수 있는데, RISC는 세 줄로 동작시켜야함

CISC	RISC
복잡하고 다양한 명령어	단순하고 적은 명령어
가변 길이 명령어	고정 길이 명령어
다양한 주소 지정 방식	적은 주소 지정 방식
프로그램을 이루는 명령어 수가 적음	프로그램을 이루는 명령어 수가 많음
여러 클럭에 걸쳐 명령어 수행	1클럭 내외로 명령어 수행
파이프라이닝하기 어려움	파이프라이닝하기 쉬움